时序电路基础知识

在本教程中，我们将学习顺序电路，什么是顺序逻辑，顺序电路与组合电路有什么不同，不同类型的顺序电路，一些重要的顺序电路基础知识等等。

组合逻辑和顺序逻辑是数字系统设计的组成部分。组合电路包括多路复用器、解复用器、编码器、解码器等，而顺序电路则包括锁存器、触发器、计数器、寄存器等。

要了解更多关于顺序逻辑的基础知识和它的所有元素，如时钟，触发，同步，异步电路等，请继续阅读以下教程。

简介

顺序逻辑电路的输出不仅取决于输入的当前值，还取决于输入信号的前一个值(值的历史)，这与组合电路相反，组合电路的输出只取决于输入的当前值，在任何时刻。顺序电路可以看作是与反馈电路的组合电路。顺序电路使用像触发器这样的存储器元件作为反馈电路，以便存储过去的值。顺序逻辑的框图如下所示。

序列逻辑电路用于构造有限状态机，有限状态机是所有数字电路和存储电路的基本组成部分。基本上，实际数字设备中的所有电路都是组合逻辑电路和顺序逻辑电路的混合物。

例子:

通常，我们在日常生活中会遇到许多计数器来计数物体的数量。例如，数进入或离开礼堂的观众的数量，数停车的车辆的数量。在这种情况下，当任何人进入礼堂时，计数器会根据其现值增加其价值。类似地，它的值根据以前和现在的值递减。因此Counter保留计数器的当前状态以执行下一个操作。

这类似于顺序电路，它根据以前和现在的信号改变它们的状态。

回到顶部

组合电路与顺序电路

组合电路	时序电路
产出只取决于投入的现值。	输出取决于输入的当前和以前的状态值
这些电路将没有任何内存，因为它们的输出会随着输入值的变化而变化。	顺序电路有某种记忆，因为它们的输出会根据以前和现在的值发生变化。
不涉及任何反馈。	在顺序电路中，输出作为反馈路径连接到电路上。
用于基本的布尔运算。	用于内存设备的设计。
实现在:半加法器电路，全加法器电路，多路复用器，解复用器，解码器和编码器。	实现在:RAM，寄存器，计数器和其他状态保持机。

回到顶部

C顺序电路中的锁信号

时钟信号在时序电路中起着至关重要的作用。时钟是一个信号，它在逻辑级别0和逻辑级别1之间反复振荡。恒频方波是时钟信号中最常见的形式。时钟信号有“边”。这些是时钟从0变到1(正边)或从1变到0(负边)的瞬间。

时钟信号控制顺序电路的输出，也就是决定内存元件何时以及如何改变它们的输出。如果一个连续电路没有任何时钟信号作为输入，电路的输出将随机变化。所以它们不能保持状态直到下一个输入信号到达。但是有时钟输入的时序电路将保持其状态直到下一个时钟边缘出现。

回到顶部

顺序电路的分类

根据时钟信号的输入，顺序电路分为两种类型。

• 同步时序电路
• 异步时序电路

同步时序电路

定义:

在同步顺序电路中，输出取决于输入在时钟实例处的当前和以前的状态。电路使用一个存储器元件来存储以前的状态。这些电路中的记忆元件会有时钟。所有这些时钟信号都是由同一个时钟信号驱动的。

• 使用时钟信号，状态变化将发生在所有存储元素之间。
• 这些电路比异步电路慢一些，因为它们等待下一个时钟脉冲到达来执行下一个操作。
• 这些电路可以是时钟或脉冲的。
• 在其输入中使用时钟脉冲的同步顺序电路称为时钟顺序电路。它们非常稳定。
• 使用脉冲改变其状态的顺序电路称为脉冲或无时钟顺序电路。

我们在哪里使用同步顺序电路??

用于MOORE-MEALY状态管理机的设计。

•它们用于同步计数器，触发器等。

回到顶部

同步顺序电路的局限性

• 同步时序电路中的所有触发器都必须连接到时钟信号上。时钟信号是非常高频的信号，时钟分布消耗和耗散大量的热量。
• 关键路径或最慢路径决定了最大可能的时钟频率。因此它们比异步电路慢。

异步时序电路

定义

不受时钟信号作用的顺序电路称为“异步顺序电路”。

• 当输入信号发生变化时，这些电路将立即改变其状态。
• 电路的行为是由任何时刻的信号和输入信号变化的顺序决定的。

• 它们不以脉冲模式运行。
• 它们有更好的性能，但由于时间问题难以设计。
• 我们通常在需要低功耗操作时使用异步电路。
• 它们比同步顺序电路更快，因为它们不需要等待任何时钟信号。

我们使用异步顺序电路??

当操作速度很重要时使用这些。由于它们独立于内部时钟脉冲，所以运行速度快。所以它们被用于快速响应电路中。

• 用于具有各自独立时钟的两个单元之间的通信。
• 当我们需要更好的外部输入处理时使用。

异步顺序电路的局限性

• 异步顺序电路的设计比较困难。
• 虽然它们有更快的性能，但它们的输出是不确定的。

回到顶部

顺序电路中的反馈

组合电路不需要任何反馈，因为输出完全依赖于输入的现值。但在顺序电路中，输出依赖于输入的过去值和当前值。为了使存储器元件像触发器一样，必须在电路中引入反馈。例如，考虑如下所示的一个简单的反馈电路。

我f0是逆变器的输入，这个0会传播，输出是1。这个1作为输入返回。这个1会传播，输出是0。这个过程重复进行，结果是输出在0和1之间连续振荡。在这种情况下没有稳定的状态。

现在考虑以下两个逆变器连接的示例，如图所示。

在这里，两个逆变器背对背连接，第二逆变器的输出反馈到第一逆变器的输入。如果在一个实例中，0是第一个逆变器的输入，则它通过第一个逆变器传播，输出为1。这个1是第二个逆变器的输入并通过它传播。第二逆变器的输出为0，反馈给第一逆变器。但是第一个逆变器的输入已经是0，因此没有发生变化。这个电路被称为稳定电路。当第一个逆变器的输入为1时，可获得另一种稳定状态。

回到顶部

门闩和人字拖

门闩

锁存器是时序电路的基本结构元件。锁存器没有任何时钟信号，也就是说它们是异步顺序电路。

•门闩由静态门组成。
•锁存器是双稳多振器，即它有两个稳定状态，可以在这些状态之间切换。
•锁存器将有一个来自输出的反馈路径。因此，它们可以利用输入信号的以前和现在的状态随时改变输出。
•当启用时，锁存器的输出会持续受到输入的影响，即当输入改变时，输出会立即改变。当禁用时，锁存器的状态保持不变，即它记得它以前的值。时钟或使能信号被用作控制信号。
•锁存器不断地检查所有的输入，并相应地在启用时改变输出。
示例:S-R闩锁是简单闩锁的一个例子。

示例:S-R闩锁是简单闩锁的一个例子。

触发器

触发器也是同步顺序电路的组成部分。它有两个稳定状态。它可以存储一个比特的信息。人字拖会有时钟信号。它们的状态随时钟脉冲的变化而变化。这些器件将有两个状态和一个反馈路径。

• 触发器是边缘敏感的。当时钟信号发生从低到高或高到低的转换时，它们将改变其状态。
• 当时钟信号从0到1或从1到0转换后，即当时钟为恒定的0或1时，即使输入改变，状态也保持不变。

例子: j - k触发器。

请注意锁存和触发器之间的唯一区别是锁存对控制信号(时钟或使能)是水平敏感的，而触发器对控制信号(通常是时钟)是边缘敏感的。

触发

定义
触发器输出的变化可以通过在输入信号中带来一个小的变化来实现。这个微小的变化可以在时钟脉冲的帮助下完成。这个时钟脉冲被称为触发脉冲。

触发器被称为“触发”，当一个触发脉冲被应用到输入端，使输出端发生变化。触发器是寄存器和计数器中的基本组件，它们以多位数的形式存储数据。多个触发器连接在一起形成一个顺序的电路，所有这些触发器都需要触发脉冲。应用于输入的触发脉冲的数量决定了计数器中的数量。
有两种类型的触发:水平触发和边缘触发

水平触发

输出状态的变化根据输入的活动级别而发生的触发过程称为“级别触发”。

关卡触发有两种类型

1.高级触发。

2.低电平触发。

高水平触发

在高电平触发中，只有当触发器的使能输入处于高状态(即逻辑高或逻辑1)时，触发器的输出才会改变。高层触发的符号表示如下所示。

低电平触发

在低电平触发中，只有当触发器的使能输入处于低状态(即逻辑低或逻辑0)时，触发器的输出才会改变。低电平触发的符号表示如下所示。低电平触发通常由时钟输入上的气泡标识。

边缘触发

在边缘触发中，只有当输入出现在时钟脉冲的任何一个转换时，即从低到高(0到1)或从高到低(1到0)时，输出才会改变。

边缘触发有两种类型，它们是

1.积极的边缘触发。

2.下降沿触发。

积极的边缘触发

在正边缘触发中，只有当输入处于时钟脉冲输入的正边缘时，即从低到高(0到1)的转换，输出才会改变。
当需要触发器响应低电平到高电平转换状态时，使用正边缘触发方法。正边触发的符号表示如下所示。

下降沿触发

在负边缘触发中，只有当输入处于时钟脉冲输入的负边缘时，即从高到低(1到0)的转换，输出才会改变。

当需要触发器响应高电平到低电平转换状态时，使用负边缘触发方法。负边触发的符号表示如下图所示。

边缘触发优于水平触发

最好使用边缘触发而不是水平触发。这是因为对于电平触发触发器的特殊情况，当触发器的输出发生变化的同时，时钟脉冲被给予输入时，电平触发可能会导致电路的不稳定。从输出到输入的反馈导致了这种不稳定性。为了避免这种不稳定性，使用了边缘触发触发器。

回到顶部