介绍门闩

定义:

锁存器是一种具有两种稳态的电子逻辑电路,即双稳多振器。Latch有一个反馈路径来保留信息。因此,锁存器可以是一种存储设备。只要设备通电,锁存器就能存储一个比特的信息。当断言enable时,当输入改变时,latch立即改变存储的信息,即它们是水平触发设备。当使能信号打开时,它不断地对输入进行采样。

锁存电路可以工作在两种状态,取决于触发信号是高或低:主动-高或主动-低。

  • 在主动-高锁存电路中,通常两个输入都是低的。电路由任意一个输入端的瞬时高电平触发。
  • 在主动-低锁存电路中,通常两个输入都是高的。电路由任意一个输入端的瞬时低触发。

SR闭锁

我们可以使用静态门作为基本的构建模块来构造一个简单的锁存器,它可以通过在一个NOR门电路中引入反馈来构造两个NOR门。

一个简单的带反馈的NOR门逻辑如下所示。

NOR SR条件1

这里输入S和R都为0 (S = R = 0),第一个NOR门输出P = 1。它与R = 0一起被馈送到第二个NOR门。因此第二个门的输出是Q = 0。电路处于P = 1, Q = 0的稳定状态。如果S = 1,那么P = 0。这将使Q =1,如下所示。

NOR SR条件2

这也是一个稳定的状态。如果S为0,当Q = 1反馈给第一个NOR时,P仍然为0,所以没有变化。如下图所示。

SR3

如果R等于1,那么Q等于0,P就会变回1。

SR4

如果R是0,那么没有变化,我们回到开始的地方。

由于输出不仅依赖于当前的输入,而且依赖于过去的输入序列,因此这个电路被称为有存储器。如果不允许输入条件S = R = 1,稳态输出总是互补的。当S和R都等于1时,P = 0 Q = 0,这与互补条件相矛盾。因此输入条件S = R = 1被认为是不允许的。锁存电路总是画成交叉耦合的形式,以强调门之间的对称性。

SR闭锁也不

在这个电路中,当S = 1时,它'设置'输出Q为1,当输入R = 1时,它'重置'输出Q为0。在S = R = 1的限制下,这个电路称为“设置-复位锁存器”(SR锁存器)。

SR闭锁的象征

回到顶部

种族周围的条件

在逻辑电路中,竞态状态是指“逻辑电路的两个输入同时发生变化,从而使输出变为试试性的状态”。输入在竞争以改变输出。它通常发生在有输出作为电路反馈输入的器件中。当设备试图同时执行两个操作(即同时更改两个输入的状态)时,就会出现这种不希望出现的情况。有一些方法可以避免竞速条件,如使用边缘触发或使用主从触发器。

回到顶部

SR锁存器的状态转换表或真值表

状态表类似于组合电路中的真值表,给出了电路的状态信息。由于时序电路的输出依赖于当前和以前的状态,所以这些状态被表示成一个叫做状态表的表格,它根据当前状态和其他输入显示下一个状态。

SR闩锁的状态表如下所示。

sr锁存器真值表

状态图

除了表和方程之外,状态机(或系统)可以用状态图表示。在这个状态图中,一个状态用一个圆表示,状态之间的转换用连接圆的线或弧表示。简单SR锁存器的状态图如下所示。

SR锁存器状态图

状态图提供了状态表可以拥有的所有信息。这是直接从状态表中获得的。

因此锁大门

通常,锁存是透明的,即当输入发生变化时,输出立即发生变化。但对于许多应用程序来说,最好有一个孤立的周期,即使输入发生了变化,输出也不会发生变化。在此期间,输出被称为真正的“锁存”。这可以通过使用额外的输入(使能、时钟或门)来实现。如果没有断言使能(或时钟或门)信号,则忽略输入,并将输出锁定到先前的值。为了使用这个额外的信号,需要添加额外的逻辑。这些电路称为门控或时钟锁存。
门控SR锁存器可以通过两种方式制作:在SR锁存器中添加第二级AND门或在̅S̅R锁存器中添加第二级NAND门(倒SR锁存器)。
由NOR门构造的门控SR锁存电路示意图如下图所示。

门控NOR SR锁存器

由NAND门构成的门控SR锁存电路示意图如下图所示。

门控NAND SR闩锁

当NAND门反转输入时,̅S̅R锁存成为门控SR锁存。

当enable(或clock)高时,锁存器被称为启用,即输出响应输入。

当enable(或clock)值较低时,锁存器被禁用并保持在该状态,直到断言enable为止。

门控SR锁存器的符号如下所示

门控SR锁存符号

门控SR锁存的真值表如下表所示。

Untitled2

门控SR锁存器的状态图如下图所示。

状态图

回到顶部

D锁

数据锁存器或延迟锁存器是一种简单的存储数据的锁存器。它也被称为透明门闩。一个简单的D闩锁可以用两个NAND门构造。

当S = R = 1时,SR锁存器中发生的竞跑情况在D锁存器中可以避免,因为R输入被倒S替换为D,因此没有非法或禁止的输入。在D插销中,Q总是D。

D插销的符号如下图所示。

Dlatch象征

这些简单的D锁存并不常用,但门控D锁存很常见。简单D Latch的真值表如下所示。

d锁

回到顶部

封闭的D锁

通过修改门控SR锁存器,可以很容易地构造门控D锁存器。对门控SR锁存的唯一修改是将R输入改为倒s。由NOR SR锁存形成的门控锁存如下所示。

封闭的维

当时钟或使能高时(逻辑1),输出锁住D输入上的任何东西。当使能或时钟较低(logic0)时,最后一个使能高的D输入将是输出。

这个锁存电路永远不会经历“竞争”的情况,因为单D输入被倒置提供给两个输入。因此,不可能有相同的输入条件。因此D锁存电路可以安全地用于任何电路中。

门控D闩锁的符号如下图所示。

门控D闩锁符号

类似于门控NOR SR锁存器,门控D锁存器也可以由门控NAND SR锁存器构造。门控D锁存器来自门控NAND SR落叶松的电路如下所示。

门控D闩锁来自门控NAND SR闩锁

可以避免使用逆变器,因为可以使用NAND门来获得反向值。上面的电路需要做一些修改,合成的电路如下所示。

门控D锁存器来自门控NAND SR锁存器,没有逆变器

门控D锁存器的真值表(或状态表)如下所示。

门控D门闩的真值表

s门控D锁存器的状态图如下所示。

3.

回到顶部

应用程序

  • 它们是基本的1位存储设备。
  • D锁存通常在异步系统中用作I/O端口。
  • 数据锁存有时用于同步两相系统,以减少晶体管的数量。

回到顶部

门闩的优点

  • 锁存器的速度更快,因为它不需要等待时钟信号,所以它们大多用于高速设计。
  • 它们需要的电力更少。
  • 基于锁存的设计有小的模具尺寸。
  • 锁存的主要优势是“时间借用”。如果一个操作没有在规定时间内完成,执行该操作所需的时间就从另一个操作时间中借用。

回到顶部

缺点的门闩

  • 闩锁不太容易预测,因为它有更多的机会影响比赛条件。
  • 液位敏感装置,因此更有可能发生亚稳态。
  • 由于锁存电路的电平敏感特性,分析锁存电路非常困难。

回到顶部

一个回应

留下一个回复

您的电邮地址将不会公布。必填项已标记*