超前进位加法器

在并行加数的情况下,当加数和加数的所有位必须同时可用以执行计算时,两个数的二进制加法被启动。在并行加法器电路中,每个全加法器级的进位输出都连接到下一个高阶加法器级的进位输入,因此它也被称为波纹进位型加法器。

在这种加法器电路中,在输入进位发生之前,不可能产生任何级的和和进位输出。所以在加法过程中会有相当大的时间延迟,这就是所谓的进位传播延迟。在任何组合电路中,在输出端得到正确的输出和之前,信号必须通过闸。

4位加法器

考虑上图,其中,只要对其施加输入信号,相应的全加法器就会产生和S4。但是进位输入C4在其最终稳态值时不可用,直到进位输入c3在其稳态值时可用。同样,C3依赖于C2 C2依赖于C1。因此,进位必须传播到所有阶段,以便输出S4和进位C5确定它们的最终稳态值。

传播时间等于典型门的传播延迟乘以电路中的门电平数。例如,如果每个全加法器级的传播延迟为20n秒,那么S4将在80n (20 × 4)秒后达到其最终正确值。如果我们为了增加更多的比特数而延长阶段的数量,那么这种情况就会变得更糟。

因此,并行加法器中增加的比特数的速度取决于进位传播时间。然而,信号必须在给定的足够时间内通过栅极传播,以产生正确或期望的输出。

以下是在并行加法器中获得高速的二进制加法运算的方法。

  1. 通过采用更快的栅极和更小的延迟,我们可以减少传播延迟。但是每个物理逻辑门都有一个能力限制。
  2. 另一种方法是增加电路的复杂度,以减少携带延迟时间。有几种方法可以提高并行加法器的速度,一种常用的方法是通过消除级间进位逻辑,采用超前进位加法的原理。

回到顶部

超前进位加法器

前瞻加法器是一种快速并行加法器,它通过更复杂的硬件来减少传播延迟,因此成本更高。本设计将加法器固定位组的进位逻辑简化为两级逻辑,是对波纹进位设计的改造。

该方法利用逻辑门,通过观察加数和加数的低阶位来判断是否要产生高阶进位。让我们详细讨论一下。

完整的加法器

真值表

考虑上面显示的完整加法器电路和相应的真值表。如果我们定义两个变量为进位生成Gi和进位传播Pi,

P=一个⊕B

Gi = Ai Bi

输出和进位输出的和可以表示为

Si = Pi⊕Ci

Ci +1 = Gi + Pi

其中Gi是进位生成器当Ai和Bi都为1时产生进位,不管输入进位是多少。是一个进位传播它与从Ci到Ci +1的进位传播有关。

4级进位前瞻加法器中各级进位输出布尔函数可表示为

C1 = G0 + P0 = Cin

C2 = g1 + p1 c1

= G1 + P1 G0 + P1 P0 Cin

C3 = g2 + p2 c2

= G2 + P2 G1+ P2 P1 G0 + P2 P1 P0 Cin

C4 = g3 + p3 c3

= G3 + P3 G2+ P3 P2 G1 + P3 P2 P1 G0 + P3 P2 P1 P0 Cin

从上面的布尔方程我们可以观察到C4并不需要等待C3和C2的传播,实际上C4与C3和C2同时传播。因为每个进位输出的布尔表达式是乘积的和,所以这些可以通过一个与门和一个或门来实现。

进位-前瞻进位生成器的每个进位输出(C2, C3和C4)的三个布尔函数的实现如下图所示。

前瞻加法器的逻辑图

因此,一个4位并行加法器可以实现进位-前瞻方案,以提高二进制加法的速度,如下图所示。在这种情况下,每个求和输出需要两个Ex-OR门。第一个Ex-OR门产生Pi变量输出,and门产生Gi变量。

因此,在两个门能级中,所有这些P和G都产生了。进位前瞻发生器允许所有这些P和G信号在它们稳定后传播,并以两级闸的延迟产生输出载波。因此,输出S2到S4的和具有相等的传播延迟时间。

4位并行加法器

通过使用进位逻辑级联4位加法器的数量,也可以构建16位和32位并行加法器。16位进位前瞻加法器是由四个4位加法器和两个门延迟级联而成,而32位进位前瞻加法器是由两个16位加法器级联而成。

在16位进位前瞻加法器中,得到C16和S15分别需要5和8个门延迟,而在级联的4位进位前瞻加法器块中,C16和S15分别需要9和10个门延迟。类似地,在32位加法器中,C32和S31需要7和10个门延迟,如果32位加法器由8个4位加法器实现,则同样的输出需要7和10个门延迟,这比18和17个门延迟要少。

回到顶部

超前进位加法器电路

高速超前加法器被集成在集成电路中,由几家制造商采用不同的比特配置。有几个单独的进位发生器ic是可用的,因此我们必须与逻辑门连接来执行加法操作。

典型的进位前向发生器IC是74182,它接受四对有源低进位传播(P0, P1, P2和P3)和进位产生(Go, G1, G2和G3)信号和一个有源高输入(Cn)。

它提供了跨越四组二进制加子的活性高载流子(Cn+x, Cn+y, Cn+z)。该集成电路还通过主动低传播和携带生成输出来促进其他级别的展望。

IC 74182提供的逻辑表达式为

IC 74182提供的逻辑表达式

IC74182

另一方面,有许多高速加法器集成电路,它们结合了一套完整的加法器和超前电路。这种集成电路最流行的形式是74LS83/74S283,这是一个4位并行加法器高速集成电路,包含四个相互连接的全加法器和进位前向电路。

这类集成电路的功能符号如下图所示。它接受两个4位的数字A3A2A1A0和B3B2B1B0,并将Cin0输入到LSB位置。该IC产生的输出和位为S3S2S1S0,并将输出Cout3送入MSB位置。

74年ls283

通过级联两个或多个并行加法器集成电路,我们可以执行较大二进制数的加法,如8位、24位和32位的加法。

回到顶部

留下一个回复

您的电邮地址将不会公布。必填项已标记