二进制乘法器是一种组合逻辑电路，用于数字系统中执行两个二进制数的乘法。这些都是在各种应用中最常用的，特别是在数字信号处理领域中执行的各种算法。
商业应用程序等计算机，手机，高速计算器和一些通用处理器需要二进制乘法器。
与加法和减法相比，乘法是一个复杂的过程。在乘法过程中，将要乘以另一个数字的数字称为乘法物，并且数乘以称为乘法器。
大纲
二进制乘法
类似于十进制数的乘法，二进制乘法遵循相同的过程，用于产生两个二进制数的产品结果。二进制乘法可以更容易，因为它仅包含0s和1s。二进制乘法的四条基本规则是
0×0 = 0
0×1 = 0
1×0 = 0
1 × 1 = 1
两个二进制数的乘法可以用两种常用的方法，即部分积加法和移位，以及使用并行乘法器。
在讨论类型之前，让我们来看看未签名的二进制数乘法过程。将两个4位二进制数视为1010和1011，并且其对这两个的乘法称为
根据上面的乘法，乘数中的每一位都产生了部分乘积。然后所有这些部分产品都被添加，产生最终产品价值。在部分积乘法中，当乘数位为0时，部分积为0，当乘数位为1时，得到的部分积为被乘数。
与十进制数类似，在求解所有部分产品之前，每个连续的部分产品将相对于前一部分的一个位置移位。
因此，这个乘法使用n移位和加到乘以n位二进制数。用于执行这种乘法的组合电路称为阵列乘法器或组合乘法器。
并行二进制乘法器电路
我们考虑两个无符号的2位二进制数A和B，以推广乘法过程。乘数A等于A1A0乘数B等于B1B0。下图显示了两个2位二进制数的乘法过程。
这个过程包括两个数字的乘法和带进位或不带进位的数字的加法。将每一位乘以被乘数后，生成部分乘积，然后将这些乘积相加，得到表示二进制乘法值的总和。
这种乘法是由组合电路实现的，如图所示，乘法是由与门完成的，而加法是由半加法器完成的。
第一个部分乘积是由与门得到的，它只是乘法结果的最小有效位。由于第二个部分积被移到左边，第一个部分积第二项和第二个部分积第一项被半加法器加起来，随着执行产生和输出。
在下半加法器中添加该执行作为输入，如图所示。同样，它通过使用简单的电路配置产生两个二进制数的乘法结果。两个2位数结果的乘法是4位二进制数。
让我们考虑两个无符号4位数的乘法，其中乘数A等于A3A2 A1A0，乘数B等于B3B2B1B0。部分乘积的产生取决于乘数位乘以被乘数位。
每个部分产品由四个产品术语组成，并且这些产品相对于前一个部分产品移动到左侧，如图所示。添加所有这些部分产品以生产8位产品。
4×4二进制乘法的逻辑电路可以通过使用三个二进制全加加法器和栅极来实现。
在上面的运算中，第一个部分积是由B0与A3A2 A1A0相乘得到的，第二个部分积是由B1与A3A2 A1A0相乘得到的，第三个和第四个部分积也是如此。所以这些部分产品可以用与门实现，如图所示。
然后使用4位并联加法器添加这些部分产品。具有携带（被认为为零）的三个最高次数的第一部分在第一个完整加法器中用第二部分术语加入。
然后将结果添加到下一个部分产品的执行，并且它达到最终部分产品，最后它产生8位总和，表示两个二进制数的乘法值。
二进制乘法器使用换档方法
作为上述自动化方法，可以通过使用N比特加法器，四个寄存器（A，B，C和Q）和换档和控制逻辑来实现手动乘法方法，如下图所示。
在此，4位乘法器存储在Q寄存器中，4位乘法物存储在寄存器B中，并且寄存器A最初清除为零。乘法过程从检查为0或1的B值是否开始检查最低有效位。
如果B0 = 1，则乘数(B)中的数字与A寄存器的最低有效位相加，C、A和Q寄存器的所有位向右移动一位。
如果位B0 = 0，则组合的C和Q寄存器将在右侧移动到右侧，而不执行任何添加。对于n位数字重复该过程的n次。这种二进制乘法方法称为并行乘法器。
考虑下面的图，其中乘法器和乘法值分别被提供为1011和1101，它们分别加载到Q和寄存器中。最初，寄存器C为零，因此寄存器为零，零点是零，该寄存器另外存储携带。
由于B0 =1，那么将B中的数字加到A的位上，得到的加法结果为1101,Q和A寄存器的值向右移动一位，所以第一个周期的新值分别为0110和1101。
该过程必须重复四次以执行4位乘法。最终的乘法结果将在A和Q寄存器中可用，如图10001111所示。
4×4无符号二进制乘法器需要两个，四位输入，并产生8位的输出。类似地，8×8乘法器接受两个8位输入，并产生16位的输出。
这些乘法器逻辑电路在具有各种引脚配置的集成电路上实现。
这些IC用于若干应用中，特别是在用于计算机的各种微处理器中，控制设备，计算器，移动设备，数字信号处理器（DSP）等。
